算法狀態機
算法狀態機（英語：Algorithmic State Machine，縮寫：ASM）方法是設計有限狀態機的一種方法。在數位電路設計中，算法狀態機圖是對序向邏輯狀態轉移的一種圖形描述。在功能上，算法狀態機圖與狀態圖類似。[1]:516
與流程圖的區別 編輯
在外觀上，算法狀態機圖與計算機程式設計的流程圖使用了相當類似的圖形符號，但是二者具有很大的差異。這種差異是軟體設計和硬體設計的本質差異導致的：硬體數位電路的狀態轉移是根據定時器訊號來實現同步的，即每過一個時脈「步進」一個狀態，因此算法狀態機的狀態轉移包含著時脈的訊號，相鄰狀態的轉移所跨越的時間往往精確單個時間脈衝，而軟體程式設計則一般不包含時間脈衝訊號。[2]:81[1]:518[3]
設計步驟 編輯
利用算法狀態機方法來設計有限狀態機，需要依次完成以下步驟：
- 根據需要完成的狀態跳轉功能，創建一組對應的算法，可以使用偽代碼來描述電路模塊的所需工作流程；
- 將偽代碼轉換到算法狀態機圖（ASM圖）；
- 根據算法狀態機圖設計數據路徑；
- 在數據路徑的基礎上完成算法狀態機圖的其他細節；
- 為算法狀態機的各個狀態之間的轉移設計控制邏輯單元。
算法狀態機圖 編輯
算法狀態機圖（ASM圖）由四中基本元素：狀態名稱、狀態盒、狀態決定盒和條件輸出盒，後三者之間用箭頭連接起來。由於摩爾型有限狀態機的輸出只與當前的狀態有關，因此其輸出情況被標註在狀態盒內部，而米利型有限狀態機的狀態塊中不會標註輸出情況。[2]:82
數據路徑 編輯
當有限狀態機的序向邏輯電路用暫存器傳輸級硬體描述語言代碼描述之後，綜合工具會自動生成一系列數據路徑部件。過程代碼塊中被賦值的變量在實際的硬體電路中可以通過硬體暫存器來實現數據的儲存。根據不同賦值操作實現的功能，這樣的硬體暫存器可以是單純的暫存器、移位暫存器、計數器或其他含有組合邏輯網絡的正反器電路（組合邏輯網絡可以是加法器、減法器、數據多工器的各種組合方式）。
參考文獻 編輯
- ^ 1.0 1.1 Stephen Brown, Zvonko Vranesic. Fundamentals of Digital Logic with Verilog Design. McGraw-Hill Education. 2002. ISBN 0-07-283878-7.
- ^ 2.0 2.1 Mark Zwolinski. SystemVerilog数字系统设计（原书名：Digital System Design with SystemVerilog）. 電子工業出版社. ISBN 978-7-121-12456-3.
- ^ Flowcharts and Algorithmic State Machines (ASM) (PDF). University of Arizona. [2013-07-12]. （原始內容 (PDF)存檔於2014-02-11）.
- ^ 4.0 4.1 David Money Harris, Sarah L. Harris. 数字设计与计算机体系结构. 機械工業出版社. ISBN 978-7-111-25459-1.