布局 (積體電路)

布局（英語：placement）是電子設計自動化中的一個重要步驟，在這過程中會把電路元件安置在指定面積的晶片上進行物理設計的流程。如果電路的布局存在設計不良，那麼積體電路晶片的性能將會受到影響甚至部份失靈或嚴重的產生故障，而且會因為奈米級別的微電路連線設計得不到優化（對連線的配置稱為布線），導致晶片的製造效率降低甚至增加了不良品的比率。因此，電路的布局人員必須考慮到對多個參數的優化，以使電路成品能夠符合預定的性能要求。

相關條目

• 物理設計
• 積體電路設計

延伸閱讀

下列學術期刊提供了有關電子設計自動化的更多信息：

• IEEE Transactions On Computer-Aided Design Of Integrated Circuits And Systems
• ACM Transactions On Design Automation

下列學術文獻解釋了用於元件布局多對象（功率、延遲、面積和連線長度）優化的元啟發式算法：

• Fast Fuzzy Force-Directed/Simulated Evolution Metaheuristic for Multiobjectice VLSI Cell Placement

參考文獻

• Electronic Design Automation For Integrated Circuits Handbook, by Lavagno, Martin, and Scheffer, ISBN 0-8493-3096-3 A survey of the field of Electronic Design Automation. The above summary was derived, with permission, from Volume II, Chapter 5, Digital Layout -- Placement by Andrew Kahng and Sherief Reda.